时钟(Clock)在一般SoC电路上是必不可少的，精准的时钟一般由晶振供给，晶振很难集成到芯片中去，而是作为分立元件规划在PCB上。它就像是人的心脏，假如时钟出错了，整个电路或许通讯就会产生问题。比方，16MHz晶振给一个2.4G蓝牙芯片供给参阅时钟，假如16MHz呈现频偏，比方偏-48ppm(频率为15.999223MHz)，因为射频是参阅时钟倍频上去的，也会呈现-48ppm的频偏(蓝牙频点变成2,399,883,450Hz，约100KHz的频偏)，形成蓝牙与规范频率的对端无法通讯。因而一个好的时钟电路是十分必要的，此篇文章对时钟电路中的晶振电路layout简略做一下论述。
1. 晶振尽量接近芯片，确保线路尽量短，避免线路过长导致串扰以及寄生电容。
3. 晶振底部不要走信号线，尤其是其他高频时钟线. 负载电容的回流地要短。
因为老化测验中一般芯片都在socket中测验，所以晶振不能与Socket放置在同一面，不然晶振会间隔芯片较远。
晶振放在不和则需求打孔后衔接至芯片管脚，此刻需求在打孔邻近添加回流地孔。
